欧美男女网站_18禁网站免费无遮挡无码中文_国产人妻777人伦精品hd_91超级碰碰_国产三级大全_精品无码国模私拍视频

 

　　圖1表示了C54x的發(fā)展過程及應用領域。

圖1 TMS320C5000性能發(fā)展狀況及應用領域

 

　　TMS320系列的同一代芯片具有相同的CPU結構，但根據(jù)市場的不同需要，形成新的存儲器與外設的不同組合，產生了多種派生器件。

 

　　TMS320C54x關鍵特性

 

　　圖2是C54x功能結構圖，它的主要性能如下：

圖2 TMS320C54x功能結構框圖

 

　　⒈ CPU

 

　　先進的多總線結構：一組程序總線（PAB、PB），三組數(shù)據(jù)總線（CAB、CB，DAB、DB，EAB、EB）

 

　　40位的數(shù)學邏輯單元（ALU）：包括40位的桶形移位寄存器和兩個獨立的40位累加器

17 17位并行乘法器和40位專用加法器，單周期完成乘法/累加(MAC)

 

　　適于Viterbi運算的比較、選擇、存儲單元（CSSU）

　　指數(shù)編碼器，可在單周期內計算（40位）累加器中數(shù)值的指數(shù)
兩個地址產生器，包括八個輔助寄存器和兩個的算術單元

 

 

　　可尋址存儲空間達192K字（程序、數(shù)據(jù)及I/O各64 64bit），C548還可擴展程序存儲器（8兆字）

 

　　典型C5400芯片存儲器

 

　　⒊ 片內外設

 

　　軟件可編程等待狀態(tài)產生器

 

　　可編程的塊交換

 

　　片內鎖相環(huán)時鐘產生器

 

　　禁止外部總線的控制機制

 

　　⒋ 指令集

 

　　重復單條指令與重復指令塊

 

　　存儲器塊移動指令

 

　　32位數(shù)運算指令

 

　　可同時讀取2或3個操作數(shù)的指令

 

　　具有并行保存和并行加載的算術指令

 

　　條件保存指令

 

　　⒌ 功耗控制

 

　　IDLE1、IDLE2和IDLE3指令可控制其進入降功耗模式

 

　　可控制是否輸出CLKOUT信號

 

　　⒍ IEEE標準的1149.1邊界掃描邏輯接口

 

　　TMS320C54x結構概述

 

　　\'C54x由中央處理器CPU、存儲器和片內外設組成，采用哈佛結構，有獨立的程序空間、數(shù)據(jù)空間和I/O空間。圖3是\\\'C54x的內部硬件框圖。

 

　　對所有的\\\'C54x器件來說，圖中下半部所示的中央處理單元（CPU）是通用的。

 

　　總線結構

 

　　一組程序總線（PAB、PB）和三組數(shù)據(jù)總線CAB、CB，DAB、DB，EAB、EB）將內部各部件聯(lián)系起來。

圖3 TMS320C54x內部硬件框圖

 

　　PB- 程序總線，傳送程序代碼或存在程序空間的數(shù)據(jù)；

 

　　CB、DB、EB- 數(shù)據(jù)總線，連接CPU、數(shù)據(jù)地址產生邏輯、程序地址產生邏輯、片內外設及存儲器等各部件；

 

　　CB和DB- 傳送從存儲器讀出的數(shù)據(jù)，即“讀”操作使用的數(shù)據(jù)總線；
EB-傳送向存儲器寫入的數(shù)據(jù)，即"寫"操作使用的數(shù)據(jù)總線；
PAB、CAB、DAB、EAB- 各對應的地址總線；

　　　　　　　　　　　　　　　　圖4 ALU功能框圖